[livres divers classés par sujet] [Informatique] [Algorithmique] [Programmation] [Mathématiques] [Hardware] [Robotique] [Langage] [Intelligence artificielle] [Réseaux]
[Bases de données] [Télécommunications] [Chimie] [Médecine] [Astronomie] [Astrophysique] [Films scientifiques] [Histoire] [Géographie] [Littérature]

03 - Codeur-décodeur iintégré de codes en blocs

creator LAURENT, Pierre
date 2005-07-05T13:36:03Z
2005-07-05T13:36:03Z
1984
description Increasing needs in digital communications through poor quality channels lead to protect information by the use of errors erasures detection/correction codes . These errata may be randomly scattered or packed into short blocks : this fact can be exploited by the coding scheme itself The encoder/decoder that we describe here can process as well BCH as Reed-Solomon codes ; their sizes and errorcorrecting capabilities are user-defined parameters . Moreover, for BCH codes, it is possible to repeat R times each of the transmitted bits and make a weighte d majority decoding before BCH decoding. The device is to be a monolithic integrated circuit usable as an intelligent co-processor by a microprocessor. It can work independently after reception of the codes parameters. Its architecture is optimized for the repetitive and specific operations involved in the coding and decoding processes .
La généralisation des transmissions de type numérique sur des canaux de qualité médiocre conduit à protéger l'information par adjonction de codes détecteurs et/ou correcteurs d'erreurs et d'effacements . Ces erratums peuvent être isolés ou au contraire regroupés en paquets, propriété que le code utilisé se doit d'exploiter . Dans cette optique, on présente un codeur-décodeur de codes en blocs capable de traiter indifféremment de s codes de type BCH ou Reed-Solomon de tailles variées . Pour les codes BCH, il admet de plus la répétition de s bits et le vote majoritaire pondéré avant décodage . Ce dispositif se présente sous la forme d'un circuit intégré, périphérique d'un microprocesseur, et pouvan t fonctionner de manière autonome après paramétrisation . Son architecture est optimisée pour les opérations spécifiques du codage et du décodage .
format 8366414 bytes
application/pdf
identifier Traitement du Signal [Trait. Sign.] ,1984, Vol. 1, N° 2-2-NS, p. 185-194
0765-0019
  http://hdl.handle.net/2042/1584
language fr
publisher GRETSI, Saint Martin d'Hères, France
subject Circuits intégrés monolitiques MOS
coprocesseur
codeur-décodeur
code détecteur et correcteur d'erreurs en bloc
décodage par transformée
code Reed-Solomon et BCH
LSI MOS
co-processor
encoder-decoder
error detecting and correcting block codes
transform-decoder
Reed-Solomon and BCH codes
title 03 - Codeur-décodeur iintégré de codes en blocs
Integrated block codes encoder-decoder
type Article